一般采用二阶截获点和三阶截获点来度量互调失真。然而，对于ADC，由于其限幅的特性，二阶截获点和三阶截获点并不适用，因此在ADC中也并没有。在这种情况下，双音SFDR是度量ADC失真程度的指标。
由于ADC非线性的影响，其输出的频谱中出现许多输入信号的高次谐波，这些高次谐波分量称为谐波失真分量，由此所造成的失真称为谐波失真（THD，TotalHarmonicDistortion）。谐波失真和互调失真是两个不同的概念，前者是对原信号波形的扭曲，即使是单一频率信号通过ADC也会产生这种现象，而后者却是不同频率之间的互相干扰和影响。
度量ADC的谐波失真的方法很多，A16B-1212-0301通常可利用离散傅里叶变换（DFT）测出各次谐波分量的大小。
全功率输入带宽（FullPowerAnalogInputBandwidth）是指当ADC输出信号幅度低于zui大输出电平3dB时的输入信号频率范围。一般采样速率越高，全功率输入带宽就越宽。对于ADC而言，被采样信号的带宽必须在全功率输入带宽之内，否则在模拟输入带宽之外的频率成分因衰减过多而无法正确地反映原始信号。
软件无线电中通常采用的ADC和DAC的结构包括以下4种类型：
（1）并行结构，包括Flash-ADC和串状DAC；
（2）分段结构，包括折叠内插ADC和“分段”梯形DAC；
（3）迭代结构，包括分区ADC、流水线型ADC、逐次逼近型ADC；
（4）Σ-△结构，包括Σ-△ADC和DAC。
下面以ADC为例对以上几种结构进行介绍。
A16B-1211-0061
A16B-1211-0062
A16B-1211-0091
A16B-1211-0170
A16B-1211-0860
A16B-1212-0030
A16B-1212-0120
1．并行结构
并行结构的数据转换器的基本思想是：同时比较待转换的信号电平与所有级别的量化电平之间的关系，在模拟信号和数字信号之间相互转换。并行结构所对应的A/D和D/A转换器件分别为Flash-ADC和串状DAC。
Flash-ADC内含一列并联比较器，一列由电阻分压器产生的电平作为相应的比较器的基准电压。被转换的模拟电压信号同时加到全部比较器上，各比较器的输出经编码后作为ADC的输出，如图2.12所示。
一个分辨率为N（bit）的Flash-ADC含有2N个精密电阻，2N?1个高速比较器；分辨率每增加1bit，需要增加2N个精密电阻和2N个高速比较器，这会大大增加集成的复杂度和器件功耗。因此一般Flash-ADC的分辨率无法达到很高。
串状DAC是实现Flash-ADC的逆操作，因使用电阻串来构造参考电压而得名，在有的书中也被称为开尔文分配器。串状DAC依靠待转换数据来控制一组开关，以产生合适的电流通过精密电阻，从而产生合适的模拟信号电压。
并行结构只需要一级模拟电路，因此具有设计简单，转换时间短，速度快的优点，在所有可能的结构中提供zui快的数据转换。在分辨率要求较低的情况下，Flash-ADC和串状DAC两种结构都容易采用超大规模集成电路（VLSI）进行设计。然而，由于比较器（或开关）和精密电阻的数量随着转换器的分辨率呈指数增长，Flash-ADC和串状DAC的芯片面积和功耗也随之呈指数增长。
2．分段结构
分段结构的数据转换器的思想是把输入信号分成MSB和LSB两个分量，之后两个分量通过各自所对应的数据转换器进行处理，zui后将处理的结果组合起来形成输出信号。其中MSB分量反映了输入信号相对较大的幅度增量，而LSB反映了在MSB上所叠加的较小的幅度变化。对于数字信号而言，MSB代表了高位比特，而LSB代表了低位比特。
而软件无线电所生成的数字信号也需要变换成模拟信号才能进行射频放大输出。这一切都是通过A/D转换器（ADC）和D/A转换器（DAC）来实现的。
A16B-1211-0030
A16B-1211-0040
A16B-1211-0041
A16B-1211-0042
A16B-1211-0060
A16B-1211-0061
A16B-1211-0062
A16B-1211-0091
A16B-1211-0170
A16B-1211-0860
A16B-1212-0531
A16B-1212-0540
A16B-1212-0030
A16B-1212-0120
A16B-1212-0222
A16B-1212-0301
